本書はVerilog HDL を使い，情報工学科の学部３年生以上を対象に「コンピュータの仕組みと設計方法の基本を学ぶこと」を目的としている.

第１章　ハードウエアを記述するということ
1.1　ディジタルシステム設計のフロー
1.2　ハードウエア記述言語を使うメリット
1.3　歴史的なHDLの記述スタイル
1.4　ハンドシェイクの記述
1.5　静的オートマトン記述
1.6　高レベル自動設計
1.7　C言語によるシステム開発と設計
第２章　Verilog HDLの基本
2.1　Verilog HDLはどのような言語か
2.2　組合せ回路と順序回路
2.3　レジスタ転送レベルの動作記述
2.4　シミュレーション
第３章　命令解釈実行サイクルの記述
3.1　命令の解釈実行
3.2　CISCとRISC
3.3　結線論理制御
3.4 　マイクロプログラム制御
3.5　順序回路によるマイクロコードの生成HM 2
第４章　パイプライン化
4.1　時間並列とスループット
4.2　予約表とスケジューリング
4.3　命令解釈実行サイクルのパイプライン化
4.4　データ依存関係とハザード
第５章　スーパースカラ
5.1　空間並列の基本構成
5.2　命令の発行
5.3　インターロック
第６章　設計検証
6.1　命題と述語
6.2　部分正当性と停止性
6.3　帰納的アサーション法
6.4　停止性の証明
付　録
A.1　Verilog HDLの規約
A.2　ゲートレベルの構造記述
A.3　シミュレーションについて
A.4　記述例
索　　引